, até a condição onde ocorre o "pinch-off" que limita a corrente em seu valor máximo. ), que indica a situação de limiar de inversão na interface canal/dreno. Esta tensão é chamada de saturação ou "pinch-off" . O canal deixa de ser contínuo a partir deste limite.
IDSS é a corrente máxima de dreno para um JFET, e é definido pela condição VGS=0 e VDS> VP . ... A tensão da porta para a fonte, denotada por VGS, é a tensão controladora de JFET. Para o dispositivo de canal n, a tensão controladora VGS é feita cada vez mais negativa, a partir de VGS = 0V.
Região de Corte: quando VGS < Vt, onde VGS é a tensão entre a porta (gate) e a fonte (source). O transistor permanece desligado, e não há condução entre o dreno e a fonte. Enquanto a corrente entre o dreno e fonte deve idealmente ser zero devido à chave estar desligada, há uma fraca corrente invertida.
JFET ou junção FET é um transistor de efeito de campo que usa materiais portadores de carga colocados perpendicularmente e em contato direto com seu canal para que se possa controlar a passagem de corrente elétrica.
VGSOFF – Tensão VGS de corte, quando VDS é máximo e ID ~0 (A); Faixa de Temperatura de operação na junção; Faixa de Temperatura de estocagem; Dissipação de potência.
A tensão de porta que resulta em um fechamento total do canal é denominada de tensão de pinçamento, VP.
A elevada impedância do transistor no corte e elevada impedância do amplificador operacional permitem que o capacitor retenha a carga o tempo suficiente para se fazer a amostragem. O circuito mostrado na figura 2 se caracteriza por ter um elevado ganho de tensão, graças ao modo como os transistores são ligados.
Um MOSFET, comparado com outros dispositivos semicondutores de potência (IGBT, Tiristor...), tem como vantagens a alta velocidade de comutação e boa eficiência em baixa voltagem. Compartilha com o IGBT uma ponte isolada que torna mais fácil sua condução.
Divide-se em 2 regiões: "linear" (ou ôhmica ou triodo) e saturação. O canal assume uma forma gradual. A resistência do canal aumenta com o aumento de vDS. O modelo de um dispositivo consiste de equações, circuitos equivalentes e parâmetros que representam seu comportamento elétrico.
O FET é um dispositivo unipolar, ou seja, sua condução envolve apenas um tipo de carga por vez. Não há junções PN definindo o tipo de carga conduzida, apenas um canal semicondutor de ligação entre source e drain.